低压高增益高效Boost升压半桥DC-AC逆变器

  运用一种用于单相并离网体系的升压半桥微型逆变器，如图1所示，原理框图如图2所示。运用的拓扑结构由变压器阻隔组成。升压半桥变换器经过仅运用两个有源器材来集成传统的升压变换器和半桥变换器，在一个开关周期内均完成了

  离网形式下，两级独自操控，且均选用电压外环、电流内环的双环操控。此外，为按捺两级式单相光伏并离网逆变器体系输入电压的二次纹波分量，提出了运用PR操控器谐振频率处的高增益，在前级电流环中引进一个电流反应环路，该环路等效于在双环操控中添加二次纹波频率处的增益。在后级逆变器电路中，运用PR电压外环和PI电流内环操控，双闭环操控的单相逆变电源中引进PR调节器作为操控器，有用完成了对输出电压波形的无静差盯梢。

  超宽输入电压规模的具有倍压输出整流器的Boost集成半桥软开关DC-DC变换器

  前级部分运用一种升压集成半桥升压DC-DC变换器，包括体系剖析、规划、具体仿真和试验成果，该变换器具有高频变压器阻隔和倍压整流器，用于光伏组件输出和其他动力运用。具有电流馈电结构的固有优势，例如零磁化直流偏移、宽输入电压规模、低输入纹波和低变压器匝数比。在更高的开关频率下作业，组件的数量很低，因而下降了所提出的变换器的体积和分量。该变换器在整个规模内，两个开关管都具有ZVS注册和关断的软开关特性。这种DC-DC变换器能构成公用事业接口光伏阵列变换器体系和其他需求高频变压器阻隔的升压直流-直流变换器运用的前端。

  如图3所示，该变换器是升压和半桥变换器与输出倍压整流器的组合。该电路由升压电感器Lin、两个有源功率开关S1和S2、反并联二极管D1和D2、直流总线、两绕组HF升压变压器Tr（份额为1:n）以及运用二极管D3和D4以及输出滤波电容器C3和C4的倍压整流电路组成。开关S2和二极管D1由升压变换器和半桥变换器同享。

  3.3 iLk和iin的差值用于在ZVS条件下对CS1充电和对CS2放电以导通S2。S2完成ZVS的条件为：

  3.4iLk和iin之和用于在ZVS条件下对CS2充电和对CS1放电以导通S1。S1完成ZVS的条件为：

  in的核算（内容太多今后有空再写）3.12 操控因为变流器输入输出瞬时功率守恒，故

  输出瞬时功率必然存在体系输出沟通频率2倍的脉动信号，从而时前级 DC/DC变换器

  ；另一方面将会对输入源构成搅扰，影响输入电源的功用，对光伏电池、燃料电池等分布式新动力的寿数也有严重影响。所以与传统双环操控不同，为了按捺输入电感电流的二次纹波巨细，针对双环操控的Boost升压半桥电路，运用具有带通滤波器功用的PR操控器，引进一个电流反应环路，该环路等效于在双环操控中添加二次纹波频率处的增益，如图5所示。随后将收集到的输入电感电流参加份额谐振环节，输出值再进入电流PI环，经运算后发生占空比信号操控开关通断。>

  4.3 外环PR操控器规划选用传统 PI 操控的变频逆变器在高频、大负载输出时稳态差错较大，电压外环选用准PR操控器，它包括两个部分，份额操控器和谐振操控器。为进步操控器的稳态精度和带宽，在谐振操控器基础上添加了阻尼项，构成准PR操控器。其传递函数如下式所示：

  ，这使得PR操控器的带宽进步，下降谐振点差错或参阅信号频率差错带给逆变体系的负面影响。电压外环操控框图如图10所示，图中uref(s)为给定信号，Uo(s)为负载电压，

  o(s)看着负载电流扰动。>

  图10 参加输出电压外环的单相逆变器操控框图

  >

  在规划变参数准PR操控器时首要考虑体系的截止频率，取电压外环的开环截止频率为2.5kHz，此时令：

  剪切频率wc的确认。依据前面的剖析可知，剪切频率wc影响操控器的带宽，因而在确认剪切频率时需求先清晰剪切频率与操控器带宽的联系，操控器的带宽与谐振操控器的剪切频率有如下联系：

  Δ满意以下联系式：>

  在选用数字操控时，最大频率差错为0.05Hz，带入公式中核算可得w

  c=5Hz。谐振系数Kr的确认。参加谐振操控器后，电压外环的开环传递函数能写为：>

  r=100。五、仿线 直流输入侧二次纹波按捺在前级电流环中引进一个电流反应环路，该环路等效于在双环操控中添加二次纹波频率处的增益。

  稳态差错较大，电压外环选用准PR操控器，准PR操控器可以确保在谐振频率处具有高增益的一起进步谐振频率附件的增益

  =1mH）时所得要害波形如下所示。其间，直流输出电压安稳后均值为400V，峰间最大值和最小值之差约为38V，纹波系数约为9.5%。输入电感电流

  Lin均值为17.5A，最大峰间值之差约2.74A，纹波系数为15%，满意输入规模要求。逆变器输出侧电压波形及THD剖析如下，输出电压峰值根本挨近311V，基波50Hz情况下

  本钱仅40多元。将stm32与FPGA进行spi通讯，理论速度可达85MHz，FPGA用于DPWM的生成以及逻辑运算等功用。编写代码生成的RTL电路如下图所示。>

  RTL电路在FPGA编写了占空比为0.3、开关频率为500kHz的互补DPWM以及仿真代码，仿线ns时，给上管设定一个